1、Warning (10227): Verilog HDL Port Declaration warning at PRESS_MODELE.v(29): data type declaration ...

Error（10028）：Can't resolve multiple constant drivers for net “ ” at **.v 两个进程里都有同一个条件判断的话，会产生并行信号冲突 ...

一、摘要 　　为了能够跟Matlab 2010b配合使用dsp_builder，下载并安装了Quartus II 11.0套件。 二、Quartus II各版本的异同 Quartus II ...

关于FPGA内部双口RAM的时序总结： 1）存储时，双口ram的存储是在写时钟的上升沿到来时完成的，因此要在写时钟的上升沿到来时，数据跟写地址都已经是个稳定的状态，这样才能保证数据的正确存储。 ...

参考文章：http://www.cnblogs.com/wg2011/archive/2012/02/27/2369677.html 使用Quartus II 的版本及PC机操作系统版本为11.1 ...

Altera FPGA管脚弱上拉电阻的软件设置方法 在使用 Altera 的 FPGA 时候， 由于系统需求， 需要在管脚的内部加上上拉电阻。 Quartus II 软件中在 Assignme ...

...

未使用管脚设置为三态输入 Assignments -> Device 或双击器件 Device and Pin Options ...

一、摘要 　　结合dsp_builder、matlab、modelsim和quartus ii等软件完成算法的FPGA实现。 二、实验平台 硬件平台：DIY_DE2 软件平台：quart ...

FFT IP core的总体架构分析：FFT分为fixed transform size architectture 和 variable streaming architecture。 varia ...